哪类公司做网站的最多,网站开发主流方法,母婴网站的功能设计,百度站长工具seo综合查询1、实验内容 上一节实验里面介绍的Reg寄存器通道比较适合在PS端和PL端之间传递标量数据#xff0c;也就是单个元素#xff0c;如果要传递多个元素的数组或者连续数据流的话#xff0c;Reg寄存器通道就不是很合适了。 本节实验我们向大家讲解如何借助Memory存储器通道在PS也就是单个元素如果要传递多个元素的数组或者连续数据流的话Reg寄存器通道就不是很合适了。 本节实验我们向大家讲解如何借助Memory存储器通道在PSARM端Linux RT和PL端FPGA之间传递一定长度的数组或者向量或者图像数据。比如最常见的应用之一就是定长传输我们可以将PS端Linux RT里面的控制参数、命令、数据等合在一起形成一个数组然后通过Memory存储器通道映射到PL端FPGA里面这样就能批量更新控制FPGA端程序了当然也可以读取PL端FPGA里面的Memory存储器数据。 为了方便用户使用我们提前将8位、16位、32位的无符号和有符号类型的PS2PL下行和PL2PS上行Memory存储器通道封装到ZYNQ PS端和PL端大家只需要有一点LabVIEW基础简单拖拽和连线就能实现ZYNQ芯片内部ARM端跟FPGA端的存储器映射交互了。 提醒对于FXP定点数传输也很简单那就是先把FXP定点数先通过“数值至布尔数组”函数去除符号特性然后再利用“布尔数组至数值”函数转换成U8、U16、U32或者字节数组再发送出去。
2、实验目标 本节实验需要利用LabVIEW同时开发ZYNQ PS端Linux RT程序和PL端FPGA程序。 先编写一个PL端FPGA VI将FPGA函数选板里面所有数据类型的Memory存储器通道VI函数拖拽到FPGA VI里面再在前面板上创建一维输入和显示数组控件借助LabVIEW FPGA在线前面板交互式运行功能动态修改这些数组内容以及观察PS端的数组元素是否一致。 然后编写一个PS端Linux RT程序调用Memory函数选板里面的读写VI读取PL端FPGA发送过来的各种类型的数组元素并显示在前面板上同时将Linux RT程序里面的数组实时发送给PL端FPGA VI从而实现双向通信和交互。 最后把写好的PL端FPGA程序框图编译成bit文件再将Linux RT程序编译部署下载到ZYNQ芯片的PS端ARM里面去运行利用LabVIEW Linux RT动态加载前面编译好的PL端FPGA bit文件然后接上Xilinx JTAG下载器和千兆网线或者WiFi模块就可以同时在线观察到PL端FPGA VI前面板和Linux RT前面板上的控件运行效果了。对于初学者着重复习并熟练掌握ZYNQ芯片PSARM端LabVIEW Linux RT程序开发和PL端FPGA程序开发的过程和原理。 为了方便讲解我们设计了3个Memory存储器通道读写交互实验程序分别是
PS端Linux RT发送一维数组给PL端FPGAPS2PL下行PL端FPGA发送一维数组给PS端Linux RTPL2PS上行PS端发送一维数组给PL端同时读取回来PS2PL回环
3、硬件介绍 本节实验没有用到其他外设只需要正点原子领航者ZYNQ开发板Xilinx JTAG下载器和一根千兆网线即可。 其中Xilinx JTAG下载器可以用来在线观察ZYNQ芯片PL端的FPGA VI前面板实际运行效果也可以动态修改前面板上的数组元素减少了频繁编译浪费的时间。 网线是用来将上位机编写好的ZYNQ PSARM端Linux RT程序通过网络方式部署下载到ZYNQ PS端ARM里面去运行。提醒这里的Xilinx JTAG下载器不需要下载PL端FPGA bit文件因为PS端可以动态加载编译好的FPGA bit文件所以如果大家不准备观察FPGA VI前面板上的控件状态实际上这个Xilinx JTAG下载器也可以不用接。 图7-1显示的是正点原子领航者ZYNQ开发板实物图。 图7-1正点原子领航者ZYNQ开发板上实物图
4、原理图介绍 由于本节实验没有用到ZYNQ开发板上的任何外设只需要在ZYNQ芯片内部的PS端ARM和PL端FPGA之间进行内部通信和交互所以理论上只要ZYNQ芯片没坏Linux RT系统能正常启动运行就可以了故此本节实验不需要原理图。
5、驱动VI函数讲解
5.1PL端FPGA Memory存储器通道 对于ZYNQ PL端FPGA来说要想把一定长度的数组元素发给PS端ARM或者从PS端读取传递过来的数组数据那么可以借助Memory存储器通道。为了方便客户调用存储器通道我们将PL侧的Memory存储器通道直接以Socket CLIP的方式封装到FPGA终端下面如图7-2所示。按照传输方向分为PS2PL和PL2PS其中PS2PL指的是PS端Linux RT发送数据给PL端FPGA那么FPGA VI直接读取这个通道即可相当于下行PL2PS则是PL端FPGA将数据通过Memory发送到PS端ARM里面相当于上行。 图7-2ZYNQ FPGA终端下的Memory存储器端口信号最原始的 上面这些Memory存储器CLIP端口是最原始的操作起来不直观为了方便用户调用我们将8位、16位和32位的Memory存储器读写操作直接封装成VI放在了“PL-Mem”函数选板里面了如图7-3所示。其中无符号和有符号单独分开并且不同的数据类型利用多态VI的方式组合在一起这样用户只需要记住读写两个VI函数就可以了省时省力。 图7-3ZYNQ PL端FPGA终端里面的Memory存储器通道读写VI函数
5.2PSARM端Linux RT驱动函数选板 正式开始采用LabVIEW编写ZYNQ PS端Linux RT 访问和更新PL端FPGA里面的Memory存储器通道数据之前我们先来了解一下本节实验要用到的PS端Linux RT下的Memory存储器驱动VI函数功能。 为了方便用户调用我们提前将底层负责PS端与PL端沟通的存储器通道函数封装到LabVIEW Linux RT环境下的“PowerGod-RIO-RT”选板里面变成一个个小图标一目了然。 要完成本节实验我们需要用到4个函数选板分别是“PS_Load_FPGA_bit”、“PS_Load_KO”、“PS_Reg_Address”和“PS_Memory”如图7-4所示。 图7-4本节实验要用到的神电测控“PowerGod-RIO-RT”里面的4个函数选板 下面我们分别介绍一下这4个选板里面的VI功能和应用场合。 1由于本节实验展示ZYNQ PL端FPGA跟PS端相互通信所以需要编写FPGA VI编译生成bit文件然后由PS端Linux RT程序动态加载到ZYNQ芯片里面运行所以Linux RT程序运行时的第一个VI就是“PS_Load_FPGA_bit.vi”这个函数。凡是需要调用ZYNQ芯片里面PL端FPGA参与的程序都需要调用这个FPGA bit文件动态加载函数切记 2为了提高ZYNQ芯片PS端的内存使用率我们将很多外设KO驱动做成了动态加载和卸载。比如本节实验我们需要读取PL端FPGA里面的存储器或者将PS端发送过来的数组写入PL端存储器这个存储器本质上也属于通用IO也就是GPIO类所以在Linux RT程序初始化之前我们需要利用下面图7-5里面的GPIO动态加载“Load_GPIO_KO”函数PSLoadGPIOKO(SubVI).vi加载GPIO驱动等到Linux RT程序停止退出之前再调用“Unload_GPIO_KO”卸载函数PSUnloadGPIOKO(SubVI).vi卸载GPIO驱动以便释放GPIO类占用的内存和资源。 图7-5GPIO类外设驱动动态加载和卸载函数 3本节实验的重点就是要学会使用PS端和PL端之间的存储器通道因此PS端少不了要对Memory存储器通道初始化打开等到Linux RT程序退出的时候再关闭Memory存储器这两个VI函数就位于下图7-6所示的“PS_Reg_Address”寄存器函数选板里面。至于下图中间的两个PS端寄存器读写VI本节实验用不到因为PS端与PL端进行沟通的Memory存储器读写函数我们单独进行了封装参考下面的第4部分内容。 图7-6ZYNQ芯片PS端ARM寄存器操作函数 注意只要是对PS端外设进行操作的场合都需要调用上面“PS_Reg_Address”函数选板里面的第1个和第4个VI也就是“PS_reg_Open”和“PS_Reg_Close”相当于对寄存器函数的初始化和程序退出前的寄存器关闭至于中间的Reg寄存器读写两个VI可以根据实际情况选择后续为了简化编程我们对很多外设寄存器进行了二次封装只需要调用相应的函数即可。 4为了让ZYNQ PS端ARM能够访问和操作PL端FPGA里面的存储器我们特地在PS端Linux RT下封装了4个读写函数多态VI分别是无符号数据类型的“Mem_Unsigned_Read_Poly.vi”和“Mem_Unsigned_Write_Poly.vi”以及有符号数据类型的“Mem_Signed_Read_Poly.vi”和“Mem_Signed_Write_Poly.vi”位于“PS2PL_Memory”函数选板里面如图7-7所示。其中第1列的“Mem_xxx_Read_Poly.vi”函数顾名思义就是PL2PS上行通道也就是Linux RT可以利用这个函数读取到PL端FPGA里面的存储器数据反之第2列的“Mem_xxx_Write_Poly.vi”则是PS2PL下行通道Linux RT程序可以通过这个VI将PS端的数组写入PL端FPGA的Memory里面去。 图7-7负责PS端与PL端二者之间通信的Memory存储器通道读写VI函数 提醒1为了降低用户记忆困难我们将相同功能的VI组合在一起封装成多态VI这样用户只需要点击下拉列表就可以切换不同功能的VI比如不同位宽的数据本质上都是数据所以合并在一起方便使用。 提醒2为了更好的区分ZYNQ芯片里面PS端和PL端的VI函数我们特地在每个子VI图标里面加入了PS或者PL字样如图7-8所示。如果这个子VI有PS字样那么这个VI就可以被Linux RT主机端也就是PS端调用反之如果是PL端字样那就是被FPGA VI调用。比如下图中左边就是PS端Linux RT程序可以调用的Memory存储器通道函数右边则是PL端FPGA里面可以需要调用的Memory存储器操作函数。 图7-8子VI图标上有PS和PL字样用于区分该VI是运行在PS端Linux RT里面还是在PL端FPGA里面
6、ZYNQ程序开发讲解PL(FPGA)PS(ARM)
6.1ZYNQ PL端FPGA程序开发过程
6.1.1新建或者打开已有的LabVIEW ZYNQ PL FPGA终端 1前面第五章里面我们已经新建过了一个LabVIEW ZYNQ FPGA终端了这里不再重复创建了不记得的用户可以回顾一下前面第五章5.3.1节里面的相关内容。 2打开之前新建的项目浏览器“My_FPGA_Stater_Board_ZYNQ7020_PSPL.lvproj”如图7-9所示可以看到该项目里面有两个终端分别是ZYNQ PL端FPGA部分和PS端Linux RT部分。 图7-9打开前面新建好的LabVIEW项目浏览器My_FPGA_Stater_Board_ZYNQ7020_PSPL.lvproj
6.1.2LabVIEW ZYNQ PL端FPGA应用程序编写FPGA VI 1-右击“FPGA Target(My_FPGA, ZYNQ_XC7Z020_2CLG400_Navigator_MyRIO_V3_All)”选择“New/新建Virtual Folder/虚拟文件夹”创建一个虚拟文件夹如图7-10所示然后重命名为“实验7-PS与PL通过Memory存储器交互(ZYNQ PL端)”如图7-11所示。 图7-10右击FPGA终端新建一个虚拟文件夹 图7-11虚拟文件夹重命名为“实验7-PS与PL通过Memory存储器交互(ZYNQ PL端)”
6.1.2.1新建FPGA Memory存储器 为了对FPGA终端下的不同元素进行分类管理我们将Memory存储器单独存放到1个子虚拟文件夹里面具体步骤如下 1右击虚拟文件夹“实验7-PS与PL通过Memory存储器交互(ZYNQ PL端)”选择“New/新建Virtual Folder/虚拟文件夹”如图7-12所示重命名为“PL-Memory”如图7-13所示PL指的就是FPGA。 图7-12右击ZYNQ PL端FPGA新建1个子虚拟文件夹 图7-13将子虚拟文件夹重命名为“PL-Memory” 2右击“PL-Memory”虚拟文件夹选择“New/新建Memory/存储器”如图7-14所示在弹出来的Memory存储器属性配置页面里面将“Name/名称”改成“PS2PL-Memory-U8”“Requested number of elements/请求元素数量”改成10个元素这里仅仅是演示功能为了加快FPGA VI编译速度所以我们将元素数量改的比较小具体改成多少用户可以根据自己的实际项目或者产品需求来定读取延迟里面改成1这就意味着在定时循环里面需要1个CLK时钟延迟才能读出数据来所以在后续FPGA VI编程的时候需要Memory读取的时候需要加入一个反馈节点或者移位寄存器做一次乒乓操作。配置结果如图7-15所示。 图7-14右击“PL-Memory”虚拟文件夹新建一个Memory存储器 图7-15在Memory属性配置页面里面设置名称和元素数量以及读取延迟 3切换到“Data Type/数据类型”页面里面选择无符号8位也就是U8类型如图7-16所示。创建成功后的Memory所在的FPGA终端效果如图7-17所示。 图7-16将Memory数据类型选择位无符号U8类型 图7-17创建一个10个元素的无符号U8类型的PS2PL Memory存储器 4再以同样的方式创建5个Memory存储器数据类型分别是U16、U32、I8、I16、I32名称也以无符号位宽和有符号位宽表示以示区分如图7-18所示。 图7-18以相同的方式创建另外5个不同数据类型的PS2PL Memory存储器 5上面创建的6个Memory前缀是PS2PL顾名思义就是用来接收PS端发送过来的数组或者向量数据的那么PS端如果要读取PL端的Memory怎么处理呢为了好区分我们可以将上面6个Memory直接复制一下然后将前缀名称改成PL2PS如图7-19这样后续编写FPGA程序的时候可以将PL端的数组存放在这些PL2PS Memory里面然后PS端读取即可。 图7-19直接复制前面6个FIFO创建出另外6个PL2PS端Memory出来
6.1.2.2新建FPGA VI应用程序
6.1.2.2.1创建PS2PL下行方向的Memory存储器通道读取FPGA VI程序 1为了方便不同FPGA对象的管理我们将所有FPGA主VI放在“Main”虚拟文件夹里面如果存在子VI的话一般会在“SubVI”虚拟文件夹里面如果是ngc或者edf网表的话一般放在“NGC/EDF”网表文件夹里面。 右击虚拟文件夹“实验7-PS与PL通过Memory存储器交互(ZYNQ PL端)”选择“New/新建Virtual Folder/虚拟文件夹”如图7-20所示重命名为“Main”如图7-21所示。 图7-20右击ZYNQ PL端FPGA新建1个子虚拟文件夹 图7-21将子虚拟文件夹重命名为“Main” 2右击子虚拟文件夹“Main”选择“New/新建VI”如图7-22所示然后保存该VI命名为“实验7.1-PL端读取PS端的Memory数组(ZYNQ PL端).vi”如图7-23所示。 图7-22右击虚拟文件夹“Main”新建一个FPGA主VI程序 图7-23将VI另存为“实验7.1-PL端读取PS端的Memory数组(ZYNQ PL端).vi” 3打开上面新建的FPGA VI切换到程序框图然后放置一个定时循环将定时循环的时钟源切换成“FLCK_CLK0_PS2PL”如图7-24所示。提醒这个“FLCK_CLK0_PS2PL”时钟大小是50MHz是由PS端ARM产生的路由给PL端FPGA的。 图7-24放置一个由PS端50MHz时钟驱动的定时循环 4然后将LabVIEW FPGA环境下“PowerGod_ZYNQ_FPGA_PL”函数选板里面的“PL-Mem”选板里面的“PS2PL_Memory_Unsigned_Poly.vi”拖到FPGA VI程序框图点击多态VI下拉列表选择无符号U8类型再创建一个Memory存储器常量选择前面创建好的PS2PL端Memory存储器最后在定时循环里面利用“Replace Array Subset/替换数组子集”将FPGA端本地的Memory存储器里面的前10个元素读出来放在前面板上进行观察如图7-25所示。借助我们强大的LabVIEW FPGA在线前面板交互式运行功能可以动态观察前面板上的数组显示控件里面的元素看看是不是ZYNQ PS端Linux RT通过Memory通道发送过来的数据。 图7-25ZYNQ PL端FPGA接收PS端发送的Memory数据并以数组方式显示在前面板上 5再以相同的方式将其余5个U16、U32、I8、I16、I32类型的Memory通道数据读取程序创建出来当然也可以直接复制上面的U8 Memory框图然后修改一下参数最终形成的6个独立的PS2PL下行Memory存储器通道读取FPGA VI程序框图如图7-26所示。 图7-26所有类型的PS2PL下行Memory存储器数组读取显示FPGA VI程序框图 提醒上面程序框图里面的Memory存储器常量或者控件需要配置数据类型这样才能跟FPGA里面的多态VI对应上并且可以对FPGA终端下创建好的Memory进行过滤具体方法如下右击Memory常量选择“Configure Memory Type/配置存储器数据类型”如图7-27所示然后在弹出来的“Memory数据类型”页面里面选择跟使用的多态VI相同的数据类型比如这里面的有符号32位I32如图7-28所示。 图7-27右击Memory常量或者控件选择“Configure Memory Type/配置存储器类型” 图7-28根据使用的PS2PL端Memory存储器多态VI选择对应的数据类型 6最终编写完成的ZYNQ PL端FPGA读取PS端Linux RT通过Memory存储器通道发送过来的数组元素FPGA VI程序前面板如图7-29所示。 图7-29ZYNQ PL端FPGA读取PS端通过Memory方式发送的数组FPGA VI前面板
6.1.2.2.2创建PL2PS上行方向的Memory存储器通道发送FPGA VI程序 上面我们编写的是PS2PL下行也就是PS端将数组通过Memory通道发给PL端FPGA为了展示Memory存储器的双向通信能力这里我们再编写一个PL2PS上行方向也就是PL端FPGA将自己的数组通过Memory通道发送给PS端具体过程与前面6.1.2.2.1节相似唯一不同的地方就是将FPGA VI程序框图里面的6个“PS2PL_Memory_xxx_Poly.vi”多态VI换成“PL2PS_Memory_xxx_Poly.vi”以及6个Memory存储器通道枚举控件里面的PS2PL也换成PL2PS的Memory即可。这里编写过程我们就不展示了直接给出PL2PS上行通信的Memory存储器数据发送FPGA框图和前面板分别如图7-30和7-31所示。详细过程可以参考后续录制的视频教程这里不再赘述了。 图7-30所有类型的PL2PS上行Memory数据发送给PS端的FPGA VI程序框图 图7-31ZYNQ PL端FPGA将数组通过Memory通道发送给PS端的FPGA VI前面板 6.1.2.2.3创建PS端与PL端Memory回环通信FPGA VI程序 前面两个FPGA VI分别展示的是FPGA接收和发送Memory数据的能力按照以往惯例为了同时展现双向通信我们可以将前面PS2PL和PL2PS两个程序结合起来形成一个回环程序那么ZYNQ PS端Linux RT可以自发自收也就是PS端通过Memory存储器通道发送给PL端的数组又原封不动的回来了以此来验证一下PS端与PL端之间的Memory存储器双向数据交互功能。 具体编写过程可以参考后续录制的视频教程程序本身比较简单将PS2PL下行FPGA端读到的Memory数据通过for循环逐个元素更新到PL2PS端Memory存储器里面即可对应的ZYNQ PL端Memory存储器通道数据回环交互FPGA程序框图和前面板分别如图7-32和7-33所示。 图7-32PS端发送给ZYNQ PL端的Memory通道数据回环通信FPGA程序框图 图7-33PS端发送给ZYNQ PL端的Memory通道数据回环通信FPGA前面板 最终编写完成的本节3个ZYNQ PL端Memory存储器通道实验FPGA程序所在的ZYNQ FPGA终端如图7-34所示。 图7-343个PL端Memory存储器数据通信FPGA VI程序
6.1.3LabVIEW ZYNQ PL端FPGA仿真、编译、下载、运行和调试 一般情况下为了减少FPGA VI的编译次数和提高调试效率缩短开发周期用户可以参考下面的5个步骤进行仿真、编译、下载、在线前面板交互式运行和调试。
6.1.3.1LabVIEW ZYNQ PL端FPGA VI离线仿真 1前面我们编写好的ZYNQ PL端FPGA VI程序虽然比较简单只有6个定时循环但是在编译下载前我们可以借助上位机LabVIEW对其进行功能性仿真做到心中有数。如果FPGA程序里面有复杂的算法比如FFT或者时序FIFO溢出或者第三方网表NGC/EDF更需要如此。如果用户对LabVIEW非常熟练精通的话也可以跳过这个步骤直接进入编译下载环节。 右击FPGA终端选择“Select Execution Mode/执行VISimulation(Simulated I/O)/带仿真I/O的计算机”如图7-35所示。一旦切换到这个模式表明位于该ZYNQ FPGA终端项目下的所有VI都会在PC机上进行在线模拟运行。 图7-35将VI执行模式切换到计算机仿真模式 2然后打开“实验7.1-PL端读取PS端的Memory数组(ZYNQ PL端).vi”点击左上角的“运行”箭头按钮如图7-36所示。此时发现这个VI运行起来了可以看到前面板上的“Running_FPGA”显示控件里面的数值以非常快的速度在增加说明FPGA VI程序框图里面的定时循环开始执行了但是运行速度达不到50MHz这是因为上位机模拟仿真只是对整个程序框图的功能性仿真而涉及到FPGA芯片驱动时钟的速度仿真LabVIEW无法精确模拟时钟频率但是不影响相对时钟之间的关系和时序结果。当然用户还可以在程序框图里面用探针去观察每条线上的数据流变化。其他两个FPGA VI也是一样的操作。 图7-36FPGA VI程序快速运行起来了功能性仿真和时序仿真 提醒1离线仿真模式下前面板上的数组显示控件里面的数据都是随机的仿真出来的并非PS端真正传递过来的因为我们还没有将FPGA VI编译成bit文件下载到ZYNQ芯片里面运行呢这里的仿真主要是功能性仿真。 提醒2如果用LabVIEW FPGA环境下的IP Block节点调用ngc或者edf网表的话这里的离线仿真模式也是支持的也能完全仿真出来网表里面的行为特性。
6.1.3.2LabVIEW ZYNQ PL端FPGA VI程序编译 1在计算机仿真模式下用户无法仿真FPGA真实的I/O电平因为仿真计算机上没有对应的物理I/O引脚。所以我们需要将VI执行模式切换回FPGA终端运行模式。右击FPGA终端选择“Select Execution Mode/执行VIFPGA Target/FPGA终端”如图7-37所示。 图7-37将FPGA VI执行模式切换回FPGA终端模式 2提醒开始编译前的准备工作重要步骤 用过NI LabVIEW FPGA的用户知道LabVIEW FPGA默认编译出来的是NI加密过的lvbitx文件而不是原始的FPGA bit位文件因此我们需要想办法将FPGA编译完成后最原始的bit文件弄出来为此我们专门给大家提供了一个名为“License-ID-Bitfile-ZYNQ.vi”程序只要在FPGA VI编译过程中一直打开运行这个VI就可以得到最原始的FPGA bit位文件了。为了防止用户忘记打开运行这个VI我们可以将这个VI提前添加到LabVIEW项目下的“我的电脑”下面然后打开点击运行箭头即可直如图7-38所示。 图7-38将获取原始ZYNQ FPGA bit文件的VILicense-ID-Bitfile-ZYNQ.vi拖拽到项目里面的“我的电脑”下面而不是拖到FPGA终端切记 然后在LabVIEW FPGA Bit文件导出路径里面选择开发电脑存在的路径至于导出来的FPGA bit文件名称可以自己随意取比如我们将实验7编译出来的3个ZYNQ FPGA bit文件存放到这个目录下E:\ZYNQ FPGA Bit Files分别取名为“7.1-PS2PL-Memory.bit”、“7.2-PL2PS-Memory.bit”、“7.3-Loopback-Memory.bit”如图7-39所示。唯一需要注意的是导出来的FPGA bit文件存放路径最好不放在C盘根目录下因为很多系统的C盘根目录没有复制权限会导致保存失败选择其他的盘符更保险。 图7-39(a)选择合适的路径将实验7.1编译成功后的原始的ZYNQ FPGA bit文件保存下来 这个VI一直开着运行即可 图7-39(b)选择合适的路径将实验7.2编译成功的原始的ZYNQ FPGA bit文件保存下来 这个VI一直开着运行即可 图7-39(c)选择合适的路径将实验7.3编译成功的原始的ZYNQ FPGA bit文件保存下来 这个VI一直开着运行即可 需要注意的是设置的FPGA bit文件路径不能太深而且bit文件名称里面不能有中文字符切记否则后续下载会失败 3然后点击FPGA VI前面板上的“运行”箭头按钮LabVIEW会启动编译服务器提示对话框如图7-40所示。里面有3行分别是
本地编译服务器顾名思义就是调用安装在本地计算机上的Xilinx ISE或者Vivado编译器来编译这个VI。这个最为常用。连接至网络编译服务器这个相当于将这个VI生成的VHDL代码传送给远程服务器上的ISE或者Vivado编译器进行编译需要用户提前配置好一台安装有Xilinx编译环境的服务器。目的是可以借助服务器强大的性能来加速编译过程缩短编译时间。需要联网因此这个用的很少。连接至LabVIEW FPGA编译云服务这个是NI官方提供的远程服务器需要付费才能使用而且编译速度也没有想象中快多少所以这个功能基本上也就是NI内部使用的多。如果用户报名参考NI FPGA认证考试或者提供购买过NI硬件产品序列号的话NI会提供一个试用期为30天的LabVIEW FPGA编译云服务编译速度跟本地基本一样没有多大优势。因此用的也很少。 图7-40FPGA编译服务器选择提示框 此时先不着急点击上图里面的“OK/确定”按钮让我看看自动产生的FPGA程序生成规范里面是不是还有什么特殊的地方需要设置。因此这里我们选择“Cancel/取消”按钮如图7-41所示。 图7-41先取消编译因为我们要检查一下FPGA程序生成规范 4展开FPGA终端里面的“Build Specifications/程序生成规范”如图7-42所示然后双击打开这个程序生成规范实验7.1-PL端读取PS端的Memory数组(ZYNQ PL端)将里面的一个重要选项“Run when loaded to FPGA/加载至FPGA时运行”勾选上如图7-43否则后续编译出来的ZYNQ FPGA bit文件下载到FPGA芯片里面是运行不了的所以这里一定要检查一下是否打勾了。最后点击“OK/确定”关闭程序生成规范对话框。 图7-42展开FPGA终端里面的程序生成规范然后直接双击打开即可 图7-43将“加载至FPGA时运行”勾选上一定要勾上切记 5接下来再次点击FPGA VI左上角的运行箭头触发重新编译对话框这次就可以放心点击里面的“OK/确定”按钮了如图7-44所示然后就会自动进入“正在生成中间文件”对话框如图7-45和7-46所示。里面一共有5个阶段主要就是将LabVIEW编写的FPGA VI程序框图转换为VHDL代码然后进行压缩传递给Xilinx编译器进行编译。 图7-44再次点击FPGA VI左上角运行箭头触发重新编译对话框这次点击OK 图7-45LabVIEW FPGA VI程序框图正在生成中间VHDL文件 图7-46正在压缩打包生成好的中间VHDL文件 6等待中间文件生成完毕后LabVIEW会启动“Compilation Status/编译状态”窗口如图7-47所示。里面一共经历5个步骤配置、综合、布局、时钟约束、时钟布线。如果是6代FPGA例如Spartan6需要经过每一步的编译每个步骤都不能报错否则会无法生成bit文件。但是对于7系列FPGA来说例如ZYNQ、A7、K7、V7如果FPGA VI里面用的是普通while循环或者用的定时循环时钟源是默认的那么后面两项“估计定时”和“最终定时”是不起作用的LabVIEW会跳过检查直接生成可以运行的原始FPGA bit文件如果定时循环用到了创建的衍生时钟那么最后两项定时约束还是会进行的。 图7-47Xilinx编译器正在执行综合 7在“Reports/报表”的下拉列表里面选择“Configuration/配置”可以看到配置页面里面的信息汇总如图7-48所示。可以发现LabVIEW FPGA调用的是64位的Xilinx Vivado 2019.1这个版本的编译器7系列FPGA只支持Vivado编译器。 图7-48Xilinx编译器“配置”页面里面的信息汇总 8等待综合完成后切换到“Estimated device utilization(synthesis)/估计设备使用综合”如图7-49所示。可以看到这个VI编译后的资源预估计占用情况。 图7-49Xilinx编译器“Synthesis/综合”页面里面的资源预估计 9等待转换和映射完成之后就能在“Final device utilization(placement)/最终设备使用布局”页面里面看到Xilinx编译器反馈的FPGA芯片实际资源使用情况如图7-50所示。可以看出实际编译的结果与前面的资源预估计相差无几这样用户可以根据在资源预估计阶段里面的资源占用情况来判断是否直接结束编译过程避免浪费不必要的编译时间。例如如果预估计的资源使用率严重超过100%的话那么建议用户直接终止编译返回去优化程序后再编译。 图7-50Xilinx编译器“placement/映射”页面里面的最终资源占用结果 10当用户在“Status/状态”提示框里面看到“Generating programming file/正在生成编程文件”说明LabVIEW FPGA正在生成可执行bit文件如图7-51所示。相同的代码要比之前Spartan6里面的ISE编译器快了一倍多。这也是Vivado编译器改变编译策略后的一大优势。 图7-51Xilinx Vivado编译器正在生成可编程bit文件 11编译完成会自动启动弹出“Preparing for interactive execution/准备交互式运行”提示框但是不会像第五章那样弹出一个路径选择对话框这是因为前面我们将配置Xilinx JTAG下载器下载还是仿真的ini.txt文件里面的1改成0了所以就LabVIEW就会跳过选择FPGA bit文件和下载这个过程了。接着我们到这个“License-ID-Bitfile-ZYNQ.vi”里面指定的路径下发现了刚刚编译出来的FPGA bit文件如图7-52所示。再以同样的方式将实验7.2和7.3的FPGA VI编译一下。 图7-52到先前设置的路径里面找到刚刚编译出来的ZYNQ FPGA bit文件 12如果用户的Xilinx JTAG下载器驱动没有提前安装好或者没有接入实际的下载器跟ZYNQ开发板的话那么过一会会弹出一个错误代码位-310601的错误提示框如图7-53所示。错误代码的意思就是LabVIEW无法识别到Xilinx JTAG下载器通信线缆如果大家接了Xilinx下载器和板子上电之后还出现这种错误提示可以参考前面第三章里面的Xilinx下载器驱动安装方法重新安装一遍驱动即可。我们这里报错是因为我们还没有将Xilinx JTAG下载器跟板子接到电脑上故意触发这个错误提醒用户的。另外前面我们将ini.txt里面的1改成0所以在PS端没有动态加载这里的FPGA bit之前在线前面板也是无法运行的切记 图7-53弹出-310601错误提示LabVIEW没有识别到Xilinx JTAG下载器通信线缆 至此关于LabVIEW ZYNQ FPGA VI程序的编译过程就结束了并且我们成功得到了原始的ZYNQ FPGA bit文件这为用户产品的批量部署奠定了基础。
6.1.3.3将Xilinx下载器跟ZYNQ开发板连到电脑上 为了验证一下上面编译出来的ZYNQ PL端FPGA bit文件功能是否正常我们可以将其下载到真实的ZYNQ芯片里面跑一下看看实验现象比如本书配套的是正点原子的领航者ZYNQ开发板。由于现在验证的是PL端FPGA VI程序所以只需要JTAG下载器跟ZYNQ板子就可以了至于千兆网线现在接不接都行网线在后续的PSARM端Linux RT实验里面才会用到这里暂时不需要而且学会后续PS端Linux RT程序开发和部署之后其实连Xilinx JTAG下载器不接都行因为PS端可以动态加载FPGA bit文件。 下面将Xilinx JTAG下载器跟原子领航者ZYNQ开发板连接之后接到电脑上实物接线如图7-54所示。 图7-54将Xilinx下载器接到ZYNQ开发板上板子未上电 此时设备管理器会自动识别加载Xilinx USB Cable驱动如图7-55所示如果电脑上没有出现这个设备名称那么应该前面第三章里面的下载器驱动安装一节看漏了回过去重新参考里面的驱动安装方法安装一遍Xilinx JTAG下载器驱动就可以了。 图7-55设备管理器里面识别出来的Xilinx JTAG下载器名称 然后给ZYNQ开发板上电此时Xilinx JTAG下载器上的指示灯由黄色变成了绿色说明我们的硬件接线和驱动基本正常了如图7-56所示。 6.1.3.5LabVIEW自动下载ZYNQ PL端FPGA VI程序强烈推荐 可以看出上面传统的手动Vivado下载FPGA bit文件非常的不智能每一步都需要自己手动去操作Vivado实现对于很多不熟悉Vivado工具的用户来说还要花时间摸索一下那么有没有一种简便的方式来完成下载和运行调试呢答案是肯定的 为了让用户能够享受到跟使用NI FPGA板卡一样的自动下载和交互式运行效果。我们将底层FPGA bit文件的自动下载和交互式运行全部集成到LabVIEW里面了。用户只需要点击编译好的FPGA VI左上角的运行箭头即可自动弹出选择FPGA bit文件对话框如图7-72所示然后在对话框里面找到这个FPGA VI对应编译出来的bit文件然后点击“OK/确定”按钮即可进入自动下载页面等待一会就可以看到ZYNQ PL端FPGA VI前面板活了。说明我们的自动下载和自动运行完全OK爽 图7-72运行FPGA VI会弹出FPGA bit文件选择对话框 提醒要想让上位机LabVIEW FPGA VI通过Xilinx JTAG下载器自动下载bit文件需要将ini.txt配置文件里面0改成1如图7-73所示如果想通过后续的PS端Linux RT系统动态加载FPGA bit文件的话这里的下载步骤可以忽略同时ini.txt文件里面的1要改成0 图7-73要想通过Xilinx JTAG下载器自动下载FPGA bit文件ini文件改成1
6.1.3.6LabVIEW ZYNQ PL端FPGA程序运行与在线调试在线前面板交互式运行直观方便 1当FPGA VI编译出来的FPGA bit文件自动下载到ZYNQ芯片里面运行之后此时可以看到位于开发电脑上的这个ZYNQ PL端FPGA VI实验7.1-PL端读取PS端的Memory数组(ZYNQ PL端).vi前面板自动活了也就是自动进入在线前面板交互式运行模式了可以观察到FPGA VI前面板上的定时循环的迭代值“Running_FPGA”显示控件里面的数值则是按照50MHz的速度递增所以一瞬间就到了最大值如图7-74所示。前面板上的数组显示控件都是0这是因为我们的PS端Linux RT程序还没写呢并没有对PL端的Memory存储器进行赋值默认值都是0。 图7-74(a)实验7.1对应的PS2PL Memory存储器读取FPGA VI程序通过JTAG下载器单独下载到ZYNQ PL里面运行 图7-74(b)实验7.2对应的PL2PS Memory存储器发送FPGA VI程序通过JTAG下载器单独下载到ZYNQ PL里面运行 图7-74(c)实验7.3对应的Loopback Memory存储器回环通信FPGA VI程序通过JTAG下载器单独下载到ZYNQ PL里面运行 结论说明我们设计的FPGA VI功能没有问题同时也能看出在不需要编写LabVIEW上位机的情况下我们就能借助FPGA VI的在线前面板交互式运行方式快速的观察和控制我们的FPGA VI程序不需要反复去编译这个FPGA VI从而可以大幅减少FPGA程序开发调试的时间降低开发调试成本提高了调试效率真正做到了降本增效。 提醒接下来我们会在PSARM端Linux RT里面编写3个LabVIEW程序来跟PL端FPGA的Memory存储器进行数据写入与更新操作。
6.2ZYNQ PSARM端Linux RT程序开发过程
6.2.0编程思路PS端Linux RT 要想ZYNQ芯片PS端Linux RT跟PL端FPGA通过存储器通道进行通信和交互必须按照下面的流程至少调用7个VI函数调用次序如下后面Linux RT程序编写就是参考这个流程来的PS_Load_FPGA_bitàLoad_GPIO_KOàPS_Reg_OpenàPS2PL_Mem_Write/ PS2PL_Mem_ReadàPS_Reg_CloseàUnload_GPIO_KO 了解完ZYNQ芯片PS端GPIO通用类和Memory存储器类驱动VI和操作流程后接下来我们就可以利用LabVIEW编写3个Linux RT程序访问和刷新PL端FPGA的Memory存储器数值了然后下载到ZYNQ PS端ARM里面去运行。
6.2.1新建或者打开已有的LabVIEW ZYNQ Linux RT项目 打开前面第五章我们新建好的LabVIEW ZYNQ项目My_FPGA_Stater_Board_ZYNQ7020_PSPL.lvproj这个项目前面我们在编写ZYNQ PL端FPGA程序时已经打开过了如图7-75所示。 图7-75打开前面我们创建好的同时包含ZYNQ PSARM端和PLFPGA端的LabVIEW ZYNQ项目 由于前面FPGA VI已经编写完成了并且生成了可用的FPGA bit文件这里为了截图不至于过大我们暂且先将FPGA Target终端收起来如图7-76所示。 图7-76将My FPGA终端暂时收起来因为前面FPGA VI已经编写好了
6.2.2编写LabVIEW Linux RT应用程序访问和刷新PL端FPGA Memory存储器
6.2.2.1编写PS2PL Memory下行方向的PS端Linux RT应用程序PS发送数组给PL 1右击Linux RT终端ZYNQ7020_PS_Linux_RT选择“New/新建”一个“Virtual Folder/虚拟文件夹”如图7-77所示。将其重命名为“实验7.1-PS端发送Memory数组给PL端(ZYNQ PS端)”如图7-78所示以示分类管理好区分。 图7-77右击Linux RT终端选择新建一个虚拟文件夹 图7-78将刚刚新建出来的虚拟文件夹重命名为“实验7.1-PS端发送Memory数组给PL端(ZYNQ PS端)” 2接着右击刚刚创建的虚拟文件夹“实验7.1-PS端发送Memory数组给PL端(ZYNQ PS端)”选择“New/新建”一个VI程序如图7-79所示然后将这个VI另存为“实验7.1-PS端发送Memory数组给PL端(ZYNQ PS端).vi”如图7-80所示。 图7-79右击虚拟文件夹新建一个VI 图7-80将新建出来的VI保存并重命名为“实验7.1-PS端发送Memory数组给PL端(ZYNQ PS端).vi” 3打开这个新建的VI将前面第5.2节“PowerGod-RIO-RT”函数选板里面的6个子VI函数拖拽到程序框图里面然后按照6.2.0节里面的步骤进行排序串联最后在前面板上创建相应的控件即可完成PS端通过Memory存储器通道发送数组给PL端FPGA最终形成完整的Linux RT程序框图如图7-81所示。提醒看不清的用户可以缩放一下pdf因为这里贴的程序框图是直接复制的LabVIEW原始矢量图不是截图。 图7-81完整的ZYNQ PSARM端通过Memory通道发送数组给PL端FPGA的 Linux RT程序框图 提醒我们将不同数据类型的有符号和无符号Memory存储器通道全部做成了下拉枚举形式这样大家就能根据PL端FPGA里面使用的存储器通道直接在PS端Linux RT程序框图的下拉列表里相应的选择一下即可。 4ZYNQ PS端通过Memory存储器通道发送数组数据给PL端的Linux RT应用程序前面板如图7-82所示。 图7-82ZYNQ PS端通过Memory存储器通道发送数组给PL端的Linux RT程序前面板 提醒ZYNQ PS端Linux RT程序前面板上有一个FPGA bit文件加载路径这个路径“/home/lvuser/natinst/bin/data/”是LabVIEW在Linux RT系统下的默认路径如果用户自己编译出来的FPGA bit文件名称跟我们的不一样只需要将路径里面最后的bit文件名称替换一下即可前面的默认路径最好不要动。
6.2.2.2编写PL2PS Memory上行方向的PS端Linux RT应用程序PS读取PL端的数组 接下来我们还需要针对前面PL端实验7.2上行的FPGA VI编写一个对应的PS端读取Memory数组的Linux RT应用程序。过程与上面的6.2.2.1类似用户可以直接复制上面的FPGA VI框图然后将前面板上的动态加载的FPGA bit文件换成实验7.2编译出来的bit文件然后将框图里面的“PS2PL_Mem_Write.vi”全部换成“PS2PL_Mem_Read.vi”如图7-83所示相应的Linux RT程序前面板如图7-84所示。 图7-83完整的ZYNQ PSARM端读取PL端FPGA里面不同数据类型Memory数组的Linux RT程序框图 图7-84ZYNQ PS端Linux RT读取PL端FPGA里面不同数据类型Memory数组的前面板
6.2.2.3编写Loopback Memory回环的PS端Linux RT应用程序PS先发送再回读PL 为了展示PS端与PL端之间的Memory存储器双向通信我们可以将前两个Linux RT程序里面的Memory读写合在一起然后与实验7.3里面的FPGA VI对应起来就能实现一个Memory数组发送和回读的回环程序具体编写过程可以参考后续录制的视频教程这里直接给出PS端Memory回环实验Linux RT程序框图和前面板如图7-85和7-86所示。这里只做了无符号U8类型的Memory存储器通道收发验证至于其他数据类型直接切换多态VI即可感兴趣的用户可以自己尝试一下。 图7-85ZYNQ PS端通过Memory存储器通道发送数组给PL端FPGA再回读回来的Linux RT程序框图 图7-86ZYNQ PS端通过Memory存储器通道发送数组给PL端FPGA再回读回来的Linux RT前面板 最终完成的3个PS端Memory存储器访问和操作的Linux RT程序分别位于ZYNQ PS终端下的效果如图7-87所示。 图7-87与前面PL端FPGA里面相对应的3个PS端Memory交互Linux RT程序
7、硬件接线实物图 提醒由于本节实验用到了ZYNQ PL端FPGA部分前面也编写好了FPGA VI程序如果用户想在线观察ZYNQ PL端FPGA VI前面板实际运行情况可以将Xilinx JTAG下载器接到ZYNQ开发板上反之如果不想观察FPGA VI的在线前面板交互式运行这里也可以不用接下载器因为PL端的FPGA bit文件可以通过PS端来动态加载不需要通过下载器下载都行。 对于ZYNQ PS端Linux RT程序的部署和下载则需要一根CAT5或者CAT6类千兆网线或者通过WiFi无线部署参考第6章实验2然后将ZYNQ开发板跟上位机开发电脑互联起来即可上位机开发电脑通过网线和Xilinx JTAG下载器与正点原子ZYNQ开发板之间的硬件接线实物图如图7-88所示。 图7-88完整的硬件接线实物图千兆网线接到PS端网口里面
8、程序编译下载
8.1准备工作将前面编译好的PL端FPGA bit文件添加到PS端 由于本节实验用到了ZYNQ芯片PL端FPGA部分为了让PS端Linux RT程序可以动态加载PL端的FPGA bit文件我们需要将前面编译好的FPGA bit文件添加到ZYNQ PS端Linux RT终端里面来步骤如下。 右击ZYNQ PS端Linux RT终端下的“ZYNQ PL FPGA bit files”选择“Add/添加File/文件”如图7-89所示然后在弹出来的文件选择对话框里面找到前面编译出来的PL端FPGA bit文件如图7-90所示添加成功后的效果如图7-91所示。 图7-89右击Linux RT终端选择添加FPGA bit文件 图7-90选择前面编译出来的3个PL端FPGA bit文件 图7-91FPGA bit文件添加成功后的效果
8.2ZYNQ PS端Linux RT应用程序编译、部署、下载 1由于ZYNQ开发板与上位机电脑之间是通过网线直连的中间没有经过路由器所以上位机要利用ZYNQ PS端Linux RT默认的静态IP地址192.168.2.99来部署下载上位机写好的Linux RT程序因此上位机网卡IP地址也要设置成同一个网段比如192.168.2.10如图7-92所示。 图7-92将上位机开发电脑网卡IP地址设置成跟下位机ZYNQ里面的eth0:1虚拟网卡静态IP地址在同一个网段内 2然后检查一下LabVIEW ZYNQ PS端Linux RT终端里面的IP地址是否为下位机ZYNQ里面的固定IP地址192.168.2.99如果不是则右击终端选择“Properties/属性”如图7-93所示再在属性设置页面里面修改一下即可如图7-94所示。 图7-93如果IP地址不一样的话可以右击LabVIEW Linux RT终端选择属性 图7-94在Linux RT属性配置里面将IP地址改成ZYNQ直连方式下的固定静态IP地址 3右击ZYNQ PS端Linux RT终端ZYNQ7020_PS_Linux_RT选择“Connect/连接”如图7-95所示不出意外的话会弹出来一个“Deployment Progress”部署成功的提示框如图7-96所示最后点击一下“Close/关闭”该对话框即可此时可以看到LabVIEW Linux RT终端左下角的指示灯点亮了如图7-97所示表明上位机Linux RT终端与下位机ZYNQ板子通过网线建立起了连接。 图7-95右击LabVIEW Linux RT终端ZYNQ7020_PS_Linux_RT选择“Connect/连接” 图7-96弹出一个部署进度与部署成功的提示框Close即可 图7-97连接成功后Linux RT终端logo图标指示灯会点亮 4右击Linux RT终端ZYNQ7020_PS_Linux_RT里面的程序生成规范选择“New/新建”一个“Real-Time Application/实时应用程序”如图7-98所示然后在弹出来的RT应用程序属性配置页面里面将程序生成规范重命名为“实验7.1-PS端发送Memory数组给PL端(ZYNQ PS端)”如图7-99所示再选择左侧目录里面的“Source Files/源文件”里面的本节实验7编写的VI程序实验7.1-PS端发送Memory数组给PL端(ZYNQ PS端).vi添加到右侧的“Startup Vis/启动VIs”列表里面如图7-100所示最后将中间文件夹“ZYNQ PL FPGA bit files”里面的FPGA bit文件7.1-PS2PL-Memory.bit作为附件添加到右下方的“Always Included/总是包含”里面如图7-101所示。 图7-98右击Linux RT终端下的程序生成规范新建一个RT应用程序规范 图7-99将新建出来的Linux RT应用程序生成规范重命名以示区分 图7-100将源文件里面本节实验7编写的Linux RT VI添加到右侧启动VIs列表里面 图7-101将前面编译好的PL端FPGA bit文件添加到右侧“Always Included/总是包含” 提醒所有非LabVIEW静态调用的文件都可以放到这个“Always Included/总是包含”里面这样后续部署下载的时候上位机LabVIEW会把这些文件自动通过网络下载到下位机ZYNQ Linux RT系统里面去免去了手动拷贝简单实用可靠。 5接下来右击刚刚创建的实验7对应的RT应用程序生成规范选择“Build/编译”如图7-102所示大概几秒钟就能编译完成并且会有一个编译成功的提示框如图7-103所示点击“Done/完成”按钮退出这个提示框再右击实验7程序生成规范选择“Deploy/部署”将刚刚编译出来的Startup.rtexe以及FPGA bit文件全部部署下载到ZYNQ板子里面去如图7-104所示一切顺利的话会有一个部署进度条和部署成功的提示框出现如图7-105所示。 图7-102右击实验7 Linux RT应用程序生成规范进行“Build/编译” 图7-103编译完成后会有一个编译进度条和编译成功提示框 图7-104右击Linux RT实验7程序生成规范选择“Deploy/部署”下载 图7-105ZYNQ PS端Linux RT程序及其组件附件会一起部署下发到ZYNQ里面去
9、实验现象 1直接点击本节实验7.1对应的Linux RT程序实验7.1-PS端发送Memory数组给PL端(ZYNQ PS端).vi左上角的运行箭头可以看到上位机LabVIEW会把这个VI程序及其组件、驱动和FPGA bit文件一起部署下载到ZYNQ芯片里面运行如图7-106所示同时PS端里面的Linux RT应用前面板活了自动进入在线前面板交互式运行模式此时前面板上的“Running_PS”显示控件里面的数值开始递增说明PS端的Linux RT程序里面的while循环开始运行起来了如图7-107所示。 图7-106上位机实验7.1对应的Linux RT程序和FPGA bit文件成功部署到了下位机ZYNQ芯片里面运行 图7-107Running_PS显示控件数值递增表明Linux RT程序里的while循环开始运行了 2为了同步观察ZYNQ PL端FPGA VI程序运行情况我们可以借助Xilinx JTAG下载器和LabVIEW FPGA在线前面板交互式运行功能由于PS端已经将PL端的FPGA bit加载到ZYNQ芯片里面运行了所以这里不需要Xilinx下载器去下载FPGA bit文件了因此我们需要先将ini.txt文件里面的1改成0如图7-108所示让PL端FPGA VI直接进入在线前面板交互式运行直接运行项目下的ZYNQ PL端My FPGA终端下的实验7.1这个FPGA VI等待几秒可以看到FPGA VI前面板活了同时前面板上的“Running_FPGA”显示控件里面的数值变成了最大值如图7-109这是因为这个定时循环迭代值运行速度是50MHz非常快。 图7-108将Xilinx JTAG下载器配置文件ini改成0跳过下载直接进入在线前面板 图7-109直接运行ZYNQ PL端My FPGA终端里面的FPGA VI前面板活了 3接下来测试一下PS端通过Memory存储器发送数组给PL端看看PL端FPGA能不能收到。用户可以在前面板上对无符号数组输入正数有符号数组输入负数如图7-110所示然后观察PL端FPGA VI前面板上的数组显示控件里面的数值跟PS端是否完全一致如图7-111所示。 图7-110修改ZYNQ PS端Linux RT前面板上的数组输入控件数据 图7-111ZYNQ PL端FPGA VI前面板上的Memory存储器数组立刻更新了完全一样 4下面测试一下PL端是否能够通过Memory存储器通道将FPGA前面板上的数组发送给PS端。实验7.2对应的Linux RT编译和部署方法跟前面类似这里不再演示了直接创建一个Linux RT应用程序生成规范然后添加实验7.2 Linux RT程序实验7.2-PS端读取PL端的Memory数组(ZYNQ PS端).vi和对应的FPGA bit文件7.2-PL2PS-Memory.bit然后编译和部署最后直接点击实验7.2 Linux RT程序左上角的运行箭头开始运行。可以看到前面板上的“Running_PS”显示控件里面的数值开始递增了如图7-112所示说明Linux RT程序里面的while循环运行起来了。 图7-112ZYNQ PS端实验7.2对应的Linux RT程序运行起来了 接下来运行一下PL端实验7.2 FPGA VI程序修改一下FPGA VI前面板上的数组输入控件里面的元素对无符号和有符号数组分别输入正数和负数如图7-113所示然后观察一下PS端实验7.2 Linux RT前面板上的数组显示控件里面的数据如图7-114所示可以看出PS端Linux RT接收到的PL端FPGA通过Memory存储器通道发送过来的数组数据完全一样。 图7-113修改一下PL端实验7.2 FPGA VI前面板上的数组元素 图7-114ZYNQ PS端实验7.2 Linux RT前面板上显示的数组元素跟PL端发送的完全一致 5最后我们测试一下PS端与PL端之间的Memory数组能否正常回环。同样需要先创建一个Linux RT应用程序生成规范将PS端实验7.3 Linux RT程序实验7.3-PS端发送数组给PL端再回读回来-Memory-Loopback(ZYNQ PS端).vi和对应的FPGA bit文件7.3-Loopback-Memory.bit添加进去然后编译部署一下再运行Linux RT程序可以看到Linux RT程序前面板上的“Running_PS”显示控件里面的数值递增了说明程序框图里面的while循环开始运行了如图7-115所示。 图7-115ZYNQ PS端实验7.3 Linux RT程序开始运行了 我们可以在实验7.3 Linux RT程序前面板左侧的数组输入控件里面填写任意数值然后观察一下右侧从PL端FPGA返回来的数组内容是否完全一样如图7-116所示。可以发现实际在左侧输入的时候右侧会跟着实时变化说明我们的PL端FPGA Memory回环程序起作用了动态变化过程可以参考后续录制的视频教程。 图7-116ZYNQ PS端实验7.3 Linux RT程序前面板发送的数组与PL端返回的数组一致
11、实验总结 我们总结一下本节实验学到的内容和需要注意的事项。 本节实验我们通过Memory存储器通道实现了ZYNQ芯片内部PL端FPGA部分与PSARM端Linux RT程序之间的数组通信和交互与前面第五章开发过程类似程序本身比较简单。但是由于涉及到利用LabVIEW同时开发ZYNQ里面的PL端与PS端部分对于初学者来说里面的每个步骤和操作过程都要熟练掌握虽然都是一些基础知识但是熟能生巧后续实验会越来越复杂功能越来越多希望大家都能轻松学会掌握。 本节内容主要是全方位讲解PS端与PL端进行双向通信的所有数据类型的Memory存储器通道熟悉了这些存储器通道大家就能打通PS端与PL端之间不同位宽、不同数据类型的数组、向量、图像、簇等数据交互了下一节实验我们会重点讲解如何通过FIFO队列实现PS端与PL端之间的连续数据流传输。
